

LOGIČKO PROJEKTOVANJE RAČUNARSKIH SISTEMA 1

Zadatak – Grupa 1

11-12. Dec 2021

NAPOMENA

Za potrebe zadatka koristiti direktorijum **C:\Temp\LPRS1_X_Y_Z_Q**, gde je X oznaka studijskog programa, Y broj indeksa, Z godina upisa a Q grupa **zadataka** koja vam je dodeljana. Pre početka izrade preimenovati direktorijum tako da odgovara vašem broju indeksa. Nakon završetka zadatka **OBAVEZNO *.vhd** datoteke koje predstavljaju vaše rešenje postaviti u okviru SOVA portala na predviđenu poziciju „TEST ZADATAK termin“. Nakon toga obavezno sa dežurnim asistentom proveriti da li se *.vhd datoteke nalaze na potrebnoj poziciji. **Ukoliko zadatak ne bude na datoj putanji, neće biti preuzet i neće biti pregledan!**

ZADATAK (15 bodova)

U VHDL jeziku za opis digitalnih sistema opisati i simulirati digitalni sistem prikazan na slici.

Ulazi digitalnog sistema:

- **iCLK** – signal takta, podrazumevan u svim sekvencijalnim mrežama
- **iRST** – signal reseta, aktivan na logičkoj. 1, asinhron, podrazumevan u svim sekvencijalnim mrežama
- **iEN** – signal dozvole rada brojača
- **iA [7:0]** – signal koji ulazi u pomerač
- **iB [4:0]** – signal koji ulazi u blok F(x)
- **iC [6:0]** – prvi sabirak
- **iD [6:0]** – drugi sabirak

Izlazi digitalnog sistema:


- **oRESULT [7:0]** – izlaz iz multipleksera
- **oCOMP** – izlaz iz komparatora

Ulazi iA, iB, iC, iD i izlaz oRESULT su podrazumevano u komplement II predstavi brojeva.

Opis sistema:

- Brojač broji po modulu 25 – sami odredite odgovarajući broj bita (da nema viška niti manjka). Ukoliko ima dozvolu rada, uvećava svoju vrednost na svaku rastuću ivicu signala takta iCLK.
- Pomerač pomera ulazni signal iA za 4 mesta udesno i to aritmetički.
- F(x) je blok čija je funkcionalnost opisana sa Tabelom 1 na strani 2.
- Sabirak sabira dva označena sabirka, iC i iD, uzimajući u obzir prenos koji može nastati prilikom sabiranja.
- Blok za konstantu ima vrednost 18. Broj bita koji predstavlja ovu konstantu prilagoditi ostatku sistema.

- Multiplekser u zavisnosti od vrednosti 2 najniža bita brojača prosleđuje izlaz iz pomerača, bloka F(x), sabirača ili konstante.
- Komparator koji proverava da li je rezultat veći od 0.



Slika 1 – Arhitektura sistema

iB	sFX
00000	000 & 00111
00001	000 & 01000
00010	000 & 01001
00011	000 & 01010
00100	000 & 01011
00101	000 & 01100
00110	000 & 01101
00111	000 & 01110
01000	000 & 01111
01001	000 & 10000
01010	000 & 10001
01011	000 & 10010
01100	000 & 10011
01101	000 & 10100
01110	000 & 10101
01111	000 & 10110
10000	000 & 10111
10001	000 & 11000
10010	000 & 11001
10011	000 & 11010
10100	000 & 11011
10101	000 & 11100
10110	000 & 11101
10111	000 & 11110
11000	000 & 11111
11001	000 & 00000
11010	000 & 00001
11011	000 & 00010
11100	000 & 00011
11101	000 & 00100
11110	000 & 00101
11111	000 & 00110

Tabela 1 – Funkcija F(x)

Sistem simulirati na sledeći način:

- Resetovati sistem tačno 5.25 perioda takta.
- 10 perioda takta prikazivati izlaz iz pomerača, tako da 5 perioda takta ulaz iA ima '1' na poziciji najznačajnijeg bita (MSB), a zatim 5 perioda takta ulaz iA ima '0' na poziciji najznačajnijeg bita (MSB)
- 15 perioda takta prikazivati izlaz iz F(x), tako da svakih 5 perioda takta na ulazu bude drugačija vrednost iB
- 8 perioda takta prikazivati izlaz iz sabirača, tako da 4 takta rezultat bude veći od 50, a potom manji od 50
- 5 perioda takta prikazivati na izlazu konstantu 18
- Podesiti barem jedan slučaj da izlaz iz komparatora bude '1' i barem jedan da izlaz iz komparatora bude '0'

Dodatne napomene za izradu zadatka:

- **JAKO VAŽNO** – prilikom postavljanja rešenja obeležiti samo .vhd datoteke dizajna i test bench-a (obavezno proveriti prilikom postavljanja da nisu okačene .qpf ili .bak datoteke). Moguće je da će .vhd datoteke imati oznaku virtual hard drive, ali budite bez brige, to su datoteke koje vam trebaju
- Svaku komponentu realizovati kao sekvencijalni proces / kombinacioni proces / uslovnu dodelu za sebe. Nemojte ceo sistem implementirati u okviru jednog procesa.
- Komentarisati kod – navesti naziv svake komponente.
- Putanja do modelim altera simulatora je: **C:\intelFPGA_lite\18.0\modelsim_ase\win32aloem**. Ovu putanju treba uneti pod **Tools → Options → General → EDA Tool Options → ModelSim-Altera**.